Les mémoires RAM sont volatiles (c'est un circuit dit mémoire dont son contenu peut être modifier mais perd toutes ces informations lorsque l' alimentation est coupé ) et à accès direct. Dans cette catégorie de mémoires on trouve :
Les mémoires RAM statiques (SRAM) dans lesquelles les informations sont mémorisées par une bascule ( on utilise la même disposition que pour la ROM, mais à chaque intersection on place une bascule ) ,qui n' ont pas bessoin d' être rafraîchi régulièrement pour garder les données en mémoire, elles sont réalisées en technologie MOS ou bipolaire.
Les mémoires RAM dynamiques (DRAM) qui utilisent un condensateur comme cellule mémoire (un bit mémorisé) d'accès beaucoup plus rapide de l'information. Cette information tend à se dégrader à cause des courants de fuites, ce qui nécessite un rafraîchissement (lire et réécrire) périodique (plusieurs fois par seconde) .
Définition de la Mémoire : voir page mémoire.htm
Chaque chiffre binaire (BInary digIT) est appelé BIT. 8 bits forment un octet (BYTE).
La capacité mémoire caractérise le nombre de bits ou d'octets mémorisables par un circuit mémoire. Elle est exprimée en clair :
64k x 8 = 512k, cet un circuit qui mémorise 64k mots de 8bits ( 1 octet ), sa capacité est donc de 512k.
64k x 16 = 1024k, cet un circuit qui mémorise 64k mots de 16bits, sa capacité est de 1024k = 1Méga.
1 octet = 8 bits ; 1k = 1024 octet ; 1Méga = 1024K
Ram statiques
Un boîtier RAM comprend en général des entrées A0 à An permettant de désigner la mémoire, R/W pour dire si lire ou écrire, et D0 à Dm pour les données (entrée sortie) (ou D si c'est un boîtier de mémoires 1 bit). De plus, le composant ne fonctionnera que s'il est sélectionné (entrée CS : chip select). De plus, il faut entrer un signal de synchronisation (horloge) et évidement l'alimenter.
Chronogramme : en lecture, il faut donner l'adresse, CS, Read, on obtiendra le contenu D au prochain top d'horloge. En écriture, on donne l'adresse, CS et Write, puis la donnée au prochain top d'horloge.
Il existe de nombreux types de mémoires vives. Celles-ci se présentent toutes sous la forme de barrettes de mémoire enfichables sur la carte-mère.
La DRAM (Dynamic RAM, RAM dynamique) est le type de mémoire le plus répandu au début du millénaire. Il s'agit d'une mémoire dont les transistors sont rangés dans une matrice selon des lignes et des colonnes. Les mémoires DRAM possèdent jusqu'à 256 millions de transistors (c'est-à-dire que chaque barette de DRAM peut contenir jusquà 256Mo maximum). Ce sont des mémoires dont le temps d'accès est de 60ns.
Pour accélérer les accès à la DRAM, il existe une technique, appelée pagination consistant à accèder aux différentes lignes d'une colonne en modifiant uniquement l'adresse de la ligne. On parle alors de DRAM FPM (Fast Page Mode).
D'autre part, les accès mémoire se font généralement sur des données rangées consécutivement en mémoire. Ainsi le mode d'accès en rafale (burst mode) permet d'accèder aux trois données consécutives à la première sans temps de latence supplémentaire. Dans ce mode en rafales, le temps d'accès à la première donnée est égale au temps de cycle auquel il faut ajouter le temps de latence, et le temps d'accès aux trois autres données est uniquement égal aux temps de cycle, on note donc sous la forme X-Y-Y-Y les quatre temps d'accès, par exemple 5-3-3-3 pour un bus dont la fréquence est de 66Mhz.
La RAM EDO (Extended Data Out, soit Sortie des données amélioré) est apparue en 1995. La technique utilisée avec ce type de mémoire consiste à adresser la colonne suivante pendant la lecture des données d'une colonne. Cela crée un chevauchement des accès permettant de gagner du temps sur chaque cycle.
Ainsi, la RAM EDO, lorsqu'elle est utilisée en mode rafale permet d'obtenir des cycles de la forme 5-2-2-2, soit un gain de 4 cycles sur l'accès à 4 données.
SIMM's (Single In-line Memory Modules) are,Plug-in memory expansion modules that,Use PC card edge connectors ...
La SDRAM (Synchronous DRAM, soit RAM synchrone) est un type de RAM apparu en 1997 permettant une lecture des données synchronisées avec le bus. Celle-ci permet d'obtenir un cycle en mode rafale de la forme 5-1-1-1, c'est-à-dire un gain de 3 cycles par rapport à la RAM EDO. De cette façon la SDRAM est capable de fonctionner avec une cadence de 100Mhz, lui permettant d'obtenir des temps d'accès d'environ 10ns.
La RDRAM (Rambus DRAM) est un type de mémoire permettant de transférer les données sur un bus de 16 bits de largeur à une cadence de 800Mhz. Comme la SDRAM, ce type de mémoire est synchronisé avec l'horloge du bus pour améliorer les échanges de données.
La mémoire vive, généralement appelée RAM (Random Access Memory, traduisez mémoire à accès aléatoire, ce qui signifie que l'on peut accèder instantanément à n'importe quelle partie de la mémoire), est la mémoire principale du système, cela indique qu'elle permet de stocker de manière temporaire des données lors de l'exécution d'un programme. En effet ce stockage est temporaire, contrairement à une mémoire de masse comme le disque dur (mémoire avec laquelle les novices la confondent généralement), car elle permet de stocker des données tant qu'elle est alimentée électriquement, c'est-à-dire qu'à chaque fois que l'ordinateur est éteint, toutes les données présentes en mémoire sont irrémédiablement effacées.
La mémoire vive est constituée de centaines de milliers de petits condensateurs emmagasinant des charges. Lorsqu'ils sont chargés, l'état du condensateur est à 1, dans le cas contraire il est à 0, ce qui signifie que chaque condensateur représente un bit de la mémoire. Etant donné que les condensateurs se déchargent, il faut constamment les recharger (le terme exact est rafraîchir) à un intervalle de temps régulier appelé cycle de rafraîchissement (d'une durée d'environ 15ms pour une mémoire DRAM). Chaque condensateur est couplé à un transistor permettant de "récupérer" l'état du condensateur. Ces transistors sont rangés sous forme de tableau (matrice), c'est-à-dire que l'on accède à une "case mémoire" par une ligne et une colonne. Or cet accès n'est pas instantané et s'effecue pendant un délai appelé temps de latence. Par conséquent l'accès à une donnée en mémoire dure un temps égal au temps de cycle auquel il faut ajouter le temps de latence.
Ainsi, pour une mémoire de type DRAM, le temps d'accès est de 60 nanosecondes (35ns de délai de cycle et 25ns de temps de latence). Sur un ordinateur le temps de cycle correspond à l'inverse de la fréquence de l'horloge, par exemple pour un ordinateur cadencé à 200Mhz, le temps de cycle est de 5ns (1/(200.106)).
Par conséquent un ordinateur ayant une fréquence élevée et utilisant des mémoires dont le temps d'accès est beaucoup plus long que le temps de cycle du processeur doit effectuer des cycles d'attente (en anglais wait state) pour accèder à la mémoire. Dans le cas d'un ordinateur cadencé à 200Mhz utilisant des mémoires de types DRAM (dont le temps d'accès est de 60ns), il y a 11 cycles d'attente pour un cycle de transfert. Les performances de l'ordinateur sont d'autant diminuées qu'il y a de cycles d'attentes, il est donc conseillé d'utiliser des mémoires plus rapides.
Comment utiliser 8 boîtiers de 8k x 1 bit pour créer une mémoire de 8k x 8 bits ?
| En fait, on envoie les signaux de commande et l'adresse
aux 8 boîtiers. Ceux-ci, simultanément, traiteront les
8 bits du mot désiré. Les différents bits d'une même
mémoire ne sont donc pas physiquement situés au même
endroit. |
 |
Et avec 8 boîtiers de 1k x 8 bits ?
| Ici, les 10 bits de poids faible de l'adresse désirée
est transmise à tous les boîtiers. Mais un seul est sélectionné,
suivant les 3 bits de poids fort de l'adresse. Les 8 bits
de données de tous les boîtiers sont reliés ensemble,
on est sûr qu'un seul sera sélectionné à la fois, via
le dé multiplexeur. |
 |
Dernière mise à jour le 08/11/2000 .
Suite vers ROM 