Les Bascules , également connues sous le nom de flip-flop ,sont des circuits logiques à deux états stables en sortie .Le changement d' état se produit donc sous l' effet d' une impulsion extérieure . L 'état de la sortie dépend non seulement des entrées mais aussi de la situation avant l' impulsion .
Normes pour les signaux :
Q est la sortie normale et Q' ( Q barre ) la sortie inversé
 |
Ce type de dispositif comprend une entrée R ( RESET
) et S ( SET ) actives à l' état haut , il dispose
aussi de deux sorties Q et Q' ( qui ne sont pas toujours
opposées puisqu'il existe un état indéterminé ). Ce composant est le composant de base du séquentiel. Analysons l'état des sorties dans différents états. |
Dans cette table de vérité, on considérera un déroulement séquentiel : les combinaisons des entrées se suivent dans le même ordre
Rappel : la sortie d'une porte NOR ne vaut 1 que quand toutes ses entrées sont à 0.
| S |
R |
Q |
Q' |
|
| 1 |
0 |
1 |
0 |
Set (allumer) |
| 0 |
0 |
1 |
0 |
Mémorisation |
| 0 |
1 |
0 |
1 |
Reset (éteindre) |
| 0 |
0 |
0 |
1 |
Mémorisation |
| 1 |
1 |
0 |
0 |
État Interdit ! |
L' entrée S ( SET ) met la sortie Q = 1 alors que l 'entrée R ( RESET ) aussi appelé C ( CLEAR ) met la sortie Q = 0
Si le dernier cas n'est pas utilisé (on ne demande pas simultanément d'allumer et d'éteindre), Q' vaut toujours l'opposé de Q, on l'appellera donc /Q (Q barre) .
Application : circuit anti rebond
Un capteur ne peut pas passer de manière parfaite (sans aléa) de l'état 0 à l'état 1. On peut utiliser une bascule, qui mémorisera l'état stable précédent pendant l'état transitoire. (T1)
Elément de mémoire en porte NI
Les entrées sont commandées par des niveaux haut ( 1 )
Elément de mémoire en porte NAND
bascule commandée par des niveaux ( 0 )
 |
On réalise ici une bascule à enclenchement
prioritaire (idem, excepté si S=R=1, Q et mis à 1).
Ici, dans tous les cas, Q' est l'opposé de Q. Un bascule
à priorité déclenchement aura également le même
comportement qu'une RS, excepté dans l'état interdit
où /Q vaudra 1 |
 |
T est l'entrée de validation : si T=1, les entrées
R et S sont prises en compte, si T=0 elles ne le sont
pas. Dans ce cas, la bascule n'est pas éteinte, elle
reste "figée" dans le même état. |
Souvent, la bascule comporte deux entrées supplémentaires : Preset (forçage à 1, quel que soit l'état de T) et Clear (forçage à 0), qui permettent de forcer la bascule même si T=0, utilisées généralement pour l'initialisation du composant.
| Application : bascule D ou Latch ou mémoire :
on possède une entrée D, reliée à S d'une RST, et à
R par l'intermédiaire d'un inverseur. La sortie Q vaudra
l'état lu et mémorisé lors du dernier T=1. C'est le
composant de base d'une mémoire d'ordinateur : est mis
à 1 ou 0 au moment voulu, figé le reste du temps. |
 |
Deux bascules RST sont reliées en série. Une seule est validée à la fois (T inversé). Une entrée Preset permet le forçage à 1 de l'ensemble, une entrée Clear le forçage à 0 (indépendamment de l'état précédent et de T).
| Analysons le fonctionnement de cette bascule: |
 |
| maître (Master) |
esclave (Slave) |
|
| Si T=0 |
information S/R transmise en s'r' |
non transmis en Q (ancien Q) |
| Si T=1 |
R S en attente (ancien r's') |
ancien r's' transmis en Q |
On remarque donc que l'information est transmise au prochain front montant de l'horloge T.
bascule Latch
Exemple : 4508 bascule RS ( 2 x 4 latch avec ST , MR , EO , sortie 3 états )
Suite vers Bascules D 